

<b>FACOLTÀ</b>	Ingegneria
<b>ANNO ACCADEMICO</b>	2009/10
<b>CORSO DI LAUREA (o LAUREA MAGISTRALE)</b>	Ingegneria Elettrica (CL)
<b>INSEGNAMENTO</b>	CIRCUITI LOGICI
<b>TIPO DI ATTIVITÀ</b>	Affine
<b>AMBITO DISCIPLINARE</b>	Ingegneria Elettronica
<b>CODICE INSEGNAMENTO</b>	
<b>ARTICOLAZIONE IN MODULI</b>	NO
<b>NUMERO MODULI</b>	/
<b>SETTORI SCIENTIFICO DISCIPLINARI</b>	ING-INF/01
<b>DOCENTE RESPONSABILE (MODULO 1)</b>	Gianluca Acciari Ricercatore Università di Palermo
<b>CFU</b>	6
<b>NUMERO DI ORE RISERVATE ALLO STUDIO PERSONALE</b>	80
<b>NUMERO DI ORE RISERVATE ALLE ATTIVITÀ DIDATTICHE ASSISTITE</b>	70
<b>PROPEDEUTICITÀ</b>	Nessuna
<b>ANNO DI CORSO</b>	I
<b>SEDE DI SVOLGIMENTO DELLE LEZIONI</b>	Caltanissetta, via Real Maestranza snc
<b>ORGANIZZAZIONE DELLA DIDATTICA</b>	Lezioni frontali, Esercitazioni in aula
<b>MODALITÀ DI FREQUENZA</b>	Facoltativa
<b>METODI DI VALUTAZIONE</b>	Prova Scritta e Prova Orale
<b>TIPO DI VALUTAZIONE</b>	Voto in trentesimi
<b>PERIODO DELLE LEZIONI</b>	Secondo semestre, mod.3,4
<b>CALENDARIO DELLE ATTIVITÀ DIDATTICHE</b>	L'orario delle lezioni è consultabile sul sito del corso di laurea: <a href="http://portale.unipa.it/CdLIngegneriaElettricaCL">http://portale.unipa.it/CdLIngegneriaElettricaCL</a>
<b>ORARIO DI RICEVIMENTO DEGLI STUDENTI</b>	Gio., 17-19.

#### **RISULTATI DI APPRENDIMENTO ATTESI**

Si riferiscono all'insegnamento e non ai singoli moduli che lo compongono.

Vanno espressi utilizzando i descrittori di Dublino

#### **Conoscenza e capacità di comprensione**

Acquisizione sia delle capacità di analisi necessarie alla interpretazione del funzionamento dei circuiti logici sia delle capacità di sintesi fondamentali per affrontare la fase di progetto di circuiti a livello logico. Per la sintesi, in particolare, viene sottolineato l'aspetto di modularità di un progetto e la suddivisione funzionale di un circuito logico.

#### **Capacità di applicare conoscenza e comprensione**

Capacità di affrontare una vasta schiera di problematiche e trasformarle in una rappresentazione circuitale a livello logico. Capacità di distinguere i problemi che necessitano soluzioni in termini di circuiti combinatori da quelli in cui è previsto l'immagazzinamento di informazioni binarie (circuiti logici sequenziali).

#### **Autonomia di giudizio**

Essere in grado di valutare i risultati per un progetto di un circuito logico e formulare le eventuali modifiche e migliorie che possono seguire.

**Abilità comunicative**

Essere in grado illustrare e commentare criticamente l'analisi o la sintesi di un circuito logico.

**Capacità d'apprendimento**

Utilizzando le conoscenze impartite nel corso si acquisiscono le capacità per seguire in maniera proficua ed approfondita i successivi insegnamenti che affrontano l'elettronica digitale ed i sistemi digitali più complessi.

**OBIETTIVI FORMATIVI DEL MODULO**

Il corso si propone di affrontare in maniera completa ed articolata la fase di analisi e sintesi a livello di circuito logico che precede la fase di progetto per un circuito elettronico di tipo digitale.

Si parte dai sistemi numerici e da alcuni tipi di codifiche in base differente dall'usuale sistema decimale per arrivare al sistema binario. Si affronta poi l'algebra di Boole come supporto fondamentale a tutti i processi di logica binaria.

Si studiano i blocchi elementari fondamentali, ovvero le "porte logiche", necessari per il primo passo di sintesi dal progetto logico-funzionale verso il circuito logico e, successivamente, verso il circuito elettronico di tipo digitale.

Vengono poi affrontati i circuiti logici combinatori partendo da quelli più standard (Encoder, decoder, multiplexer, demultiplexer, sommatore,..) per passare successivamente ai circuiti logici di tipo sequenziale. In questi ultimi si introduce l'operazione di "immagazzinamento" della informazione elementare (bit) necessaria per compiere quelle funzioni logiche che implicano il concetto di memoria. Vengono descritti alcuni esempi classici di circuiti logici sequenziali quali i registri ed i contatori acquisendo così non solo la capacità di analisi, ma anche quella di progetto di un semplice circuito sia combinatorio che sequenziale o misto. Per problemi più complessi l'obiettivo del modulo è quello di acquisire la capacità di individuare lo schema risolutivo tramite l'uso di blocchi più elementari.

Infine vengono descritte le memorie di tipo RAM statiche e dinamiche ed i dispositivi programmabili (ROM, PAL e PLA) dal punto di vista logico-funzionale.

MODULO	DENOMINAZIONE DEL MODULO
ORE FRONTALI	LEZIONI FRONTALI
6	Sistemi numerici. Numeri binari, ottali, esadecimali ed in base "r" generica..Conversione tra basi e passaggio rapido tra basi 2, 4, 8, 16. Operazioni aritmetiche in base generica. Complemento e sottrazione utilizzando il complemento a "r-1".
3	Codice BCD e ASCII. Distanza di Hamming e codice Gray. Numeri reali in virgola mobile e standard IEEE 754 -1985.
8	Algebra booleana. Operatori logici AND, OR, NOT e relative porte logiche. Funzioni booleane e loro complemento. Operatori logici NAND, NOR, XOR, XNOR. Funzioni dispari e controllo della parità/disparità.
10	Forme canoniche: mintermini e maxtermini.Mappe di Karnaugh. Somme di prodotti e prodotti di somme. Analisi dei circuiti combinatori. Sintesi dei circuiti combinatori: tipo top-down con strategia "dividi et impera". Convertitore di codice, Decodificatore (decoder), Codificatore (encoder), Multiplexer (mux), Demultiplexer (demux)
4	Circuiti integrati: cenni sulla scala di integrazione e le famiglie logiche. Margine di rumore per logiche TTL e CMOS. Tempi di transizione e di propagazione. Fenomeni di "alee" statiche di tipo 1 e 0. Alee dinamiche.
4	Half-adder e full-adder. Sommatore binari con riporto in cascata. Sommatore veloci con riporto anticipato (Look-Ahead Carry). Sottrattori e moltiplicatori binari.
8	Circuiti sequenziali: latch e gated-latch di tipo SR e D. Flip-flop: edge e pulse level triggered. Flip-flop di tipo master-slave: SR, D, JK, Toggle. Ingressi diretti. Analisi dei circuiti sequenziali di tipo sincroni ed asincroni. Classificazione di Mealy e di Moore. Diagramma e tabella di stato. Sintesi dei circuiti sequenziali.
4	Registri a caricamento seriale e parallelo. Registri a scorrimento parallelo/seriale, uni e bi-direzionali. Contatori binari: a cascata e sincroni. Progetto di contatori sincroni binari con conteggio arbitrario.
8	Tipi di memorie e loro classificazioni. FIFO e LIFO. RAM di tipo statico e dinamico: cella elementare e bit-slice. Temporizzazione ed organizzazione interna delle memorie RAM in banchi. Tecnologia di programmazione <i>mask</i> , <i>fuse</i> ed <i>anti-fuse</i> . ROM, PROM, PAL e PLA. Cenni di altri dispositivi programmabili: CPLD, FPGA
	<b>ESERCITAZIONI</b>
15	Esercizi ed esempi applicativi svolti durante il corso
<b>TESTI CONSIGLIATI</b>	<ul style="list-style-type: none"> <li>• M.M.Mano, C.R. Kime, "RETI LOGICHE", Pearson Education Italia</li> <li>• T.L.Floyd, "Digital Fundamentals", Prentice Hall</li> <li>• Dispense fornite dal docente.</li> </ul>

